

# メムリストを用いた不揮発性多値メモリシステムの構成

Construction of a Nonvolatile Multivalued Memory System with Memristors

大槻 正伸・一ノ瀬 智浩\*・西内 拓也\*\*

福島工業高等専門学校電気工学科

\*東北大学 工学部

\*\*明治大学 工学部

Masanobu Ohtsuki, Tomohiro Ichinose\*, Takuya Nishiuchi\*\*

Fukushima National College of Technology, Department of Electrical Engineering

\*Tohoku University, Faculty of Engineering

\*\*Meiji University, Faculty of Engineering

(2012年9月18日受理)

Memristor is said to be the 4-th fundamental passive circuit element which follows  $R$ (Resistor),  $L$ (Inductor), and  $C$ (Capacitor). It is such an element that external bias varies its resistance during the passage of a current, and when we stop to apply the voltage, it keeps the resistance at the time.

In this paper we propose a way how to construct a nonvolatile multivalued memory system with memristors which is compatible with usual digital computer systems

**Key words:** memristor, nonvolatile memory, multivalued memory

## 1. はじめに

### 1.1 メムリスト

「メムリスト (memristor)」とは、「電流を流すことによりその抵抗値が変化し、電流を流すのをやめると、やめた時点での抵抗値を記憶しておく」という性質をもつ電気回路素子である<sup>1)6)</sup>。

メムリストは Leon Chua がその存在を、 $R$ 、 $L$ 、 $C$  に続く第 4 の電気回路の基本素子  $M$  として 1971 年に予言したが<sup>1)</sup> その後実際に存在するかどうかが分からなかったものである。しかし 2008 年に、ヒューレットパッカード社の研究者 Stanley Williams らは、ナノメートルスケールでメムリストが現実に存在することを示した<sup>6)</sup>。

現在メムリストを含む電気回路の動作解析シミュレーションを行う方法に関する研究<sup>3)4)</sup>、高集積度不揮発性メモリ等の実現に応用する研究<sup>2)5)</sup>、メムリストをニューロンの擬似装置として用いて、機械学習に応用する試み等について研究されはじめている。

しかし企業秘密、特許等の関係もあり、不揮発性

メモリの構成法についてはほとんど公開されていないが、文献 2)、5) で通常のコンピュータシステムに組み込める形式で、メムリストを用いた不揮発性 2 値メモリの構成法が提案されている。

文献 2) では、さらにメムリストを用いた、3 値不揮発性メモリ構成の基本的な考察がなされている。

本論文では、通常のデジタルシステムに組み込みが可能な、多値のメモリシステムの構成法を提案する。以下、まずメムリストについて説明する。

### 1.2 本論文で扱うメムリスト

今回本論文で扱うメムリストは、次に説明するモデルのものとする。より一般的なメムリスト（下記(1)(2)式が拡張された素子）については文献 3)4)6) にあるのでここでは説明を省略する。

ここで扱うものは「Coupled variable-resistor model」とよばれヒューレットパッカード社の開発したメムリストの数学モデルである<sup>6)</sup>。

まずこのモデルでは、メムリストは低抵抗の Doped 領域 (Doped Domain) と高抵抗の Undoped 領域 (Undoped Domain) の 2 つの領域からなる長

さ  $D$  (一定) の素子であり、状態変数は Doped 領域の長さ  $w(t)$  である (Fig.1)。Doped 領域の、長さ  $D$  あたりの抵抗値は  $R_{on}$ 、Undoped 領域の  $D$  あたりの抵抗値は  $R_{off}$  であり、このメミリスタはこれらが直列に接続された構造をもつ ( $R_{on} \ll R_{off}$ )。また状態変数  $w(t)$  は時間とともに変化する。




Fig.1 The coupled variable-resistor model

この素子の動きは下記の方程式で表される。

$$\left\{ \begin{array}{l} v(t) = \left\{ \frac{w(t)}{D} R_{on} + \frac{D-w(t)}{D} R_{off} \right\} i(t) \\ \frac{dw(t)}{dt} = \mu_v \frac{R_{on}}{D} i(t) \end{array} \right. \quad \begin{array}{l} (1) \\ (2) \end{array}$$

ここで  $\mu_v$  は、電子の移動度であり材料特有の定数である。Doped 領域の長さ  $w(t)$  が状態変数であり、 $w(t)$  により、メミリスタ全体の抵抗値が決まる ((1)式)。また Doped 領域は電流  $i(t)$  によりその「成長する速度」が決まる ((2)式)。

実際に Williams らが開発したメミリスタの長さ  $D$  は  $D=10[\text{nm}]$  程度ということである<sup>6)</sup> から、高集積な不揮発性メモリ実現の可能性が期待されている。また文献 6) では、 $R_{off}/R_{on}=160$ 、 $R_{on}=100[\Omega]$ 、 $\mu_v=10^{-10}[\text{cm}^2/\text{sV}]$  と報告されている。

このような素子は、電流が正方向 (Fig.1 で左から右に流れる方向) に流れれば、(2)式より Doped 領域が大きくなり全体の抵抗は小さくなるし、また逆方向に電流が流れると  $w(t)$  が小さくなるから素子全体の抵抗値は大きくなる。

$w(t)$  は、 $0 \leq w(t) \leq D$  の間で変化し、 $w(t)=D$  (あるいは 0) になってもそれまでと同じ方向に電流が流れた場合、 $w(t)$  は  $D$  (あるいは 0) のまま一定となる。すなわち、 $w(t)$  が「飽和」したら、メミリスタの抵抗値は (飽和させた電流方向に電流が流れてい

れば) 変化せず、ふつうの抵抗と同じ働きをする。

この素子は、例えば抵抗値が (ある閾値よりも) 大きい状態を“0”、小さい状態を“1”と対応づければ、不揮発性のメモリが構成できる。また状態変数  $w(t)$  は連続的に変化するから、2 値に限定せず多値を記憶するメモリの構成も可能である。文献 5) では通常のコンピュータシステムに組み込む、メミリスタを用いた不揮発性の 2 値メモリの構成法が提案されている。本論文では、これを拡張し、メミリスタを用いて多値データを記憶する不揮発性メモリシステムの構成法について考察する。

### 1.3 メミリスタの抵抗変化と時間の解析

まず方程式 (1)、(2) 式を簡潔な形式に変形する。

$$v(t) = (aw(t) + b)i(t) \quad \dots \quad (3)$$

$$\frac{dw}{dt} = ci(t) \quad \dots \quad (4)$$

ここで、 $a = \frac{R_{on} - R_{off}}{D} < 0$ ， $b = R_{off}$ ， $c = \mu_v \frac{R_{on}}{D}$

である。さきほどの文献 6) の定数を代入すると、 $a=-1.59 \times 10^{12} [\Omega/\text{m}]$ ， $b=16 [\text{k}\Omega]$ ， $c=10^{-4} [\text{m/sA}]$  となる。

さて一定電圧  $V_c$  を加えることにより  $w(t)$  を  $w_0$  から  $w_1$  に変化させるのに必要な時間  $T_{Vc}=T_{Vc}(w_0, w_1)$  について、文献 5) で

$$T_{Vc} = \frac{1}{2acV_c} \{(aw_1 + b)^2 - (aw_0 + b)^2\} \quad \dots \quad (5)$$

であることが (3) (4) 式を解析することにより明らかにされている ( $0 \leq w_0 \leq D$ ， $0 \leq w_1 \leq D$ )<sup>5)</sup>。

ここで  $f(x) = \frac{(ax+b)^2}{2acV_c}$  とおくと、

$T_{Vc} = f(w_1) - f(w_0)$  で表される (Fig.2)。



メミリスタを、 $V_c=5[\text{V}]$  の論理回路に組み込むとする。文献 6) で紹介されているメミリスタの定数を代入すると、 $T_{Vc}(0,D)$  は  $160[\text{ms}]$  程度となる。実用的なメモリにするには  $R_{off}/R_{on}$  を 10 程度に改良して、 $T_{Vc}(0,D)$  を  $10[\text{ms}]$  程度とする必要がある。

## 2. 不揮発性多値メモリシステムの構成

### 2.1 メミリスタの状態と多値との対応

1 つのメミリスタで M 値 (値  $0, 1, 2, \dots, (M-1)$ ) を表現するのに、メミリスタの状態とこれらの値との対応

を次のようにつける。まず時間軸の区間 $[f(0), f(D)]$ を $(M-1)$ 等分し、 $t_0 = f(0)$ ,  $t_k = t_0 + \frac{k(f(D)-f(0))}{M-1}$  ( $k=1,2,\dots,(M-1)$ )とし、 $w_0=f^{-1}(t_0)=0$ を値0に、 $w_1=f^{-1}(t_1)$ を値1に、一般に $w_k=f^{-1}(t_k)$ を値 $k$ に対応づける ( $k=0,1,\dots,M-1$ ) (Fig.2)。 $M=4$ の場合、 $M=8$ の対応づけの様子をFig.3に示す。

Fig.2 The graph of  $f(x)$  ( $V_c=5.00[V]$ )Fig.3 The correspondence of the  $M$  states with  $M$  values ( $M=4, M=8$ )

一般には、1個のメムリスタで、任意の $M$ 値を1つ記憶させることができるが、今回は通常のデジタルコンピュータシステムに組み込めるように、基本電圧 $V_c$ を5[V]とし、データ1個は $m$ ビットレジスタで記憶されるデータとする。すなわち、本論文では以降、 $M=2^m$ とし、 $M$ 値のデータ1個を1個のメム

リスタで記憶するように設計する。また、 $T = \frac{f(D)-f(0)}{M-1}$  とする。これはメムリスタが記憶する値を $V_c$ 一定の電圧をかけて1だけ変更する(例えば"1"を"2"に変更する)のに必要な時間である。

## 2.2 多値メモリシステム

### 2.2.1 基本ユニット

まずメムリスタを含む基本ユニット (Basic Unit—BU) を用意する (Fig.4)。これは、Switch Control信号により、SW1、SW4とSW2、SW3を連動させ、メムリスタに対しどちらの方向に電圧 $V_c$ をかけるかの制御構造を持ったデバイスである。





Fig.4 The Basic Unitl (BU)

### 2.2.2 基本メモリユニット

前記BUを含む、基本メモリユニット (Basic Memory Unit—BMU) および、BMUを制御する制御ユニット (Control Unit—CU) をFig.5のように構成する。

CUは、書き込み $M$ ビットデータ、クロック信号 (CK)、書き込み信号(WE)、読み出し信号(RD)を受け取り、データの書き込み、読み出し制御を行うものである。CUは、BUにかける電圧( $V_c$ の時間制御された信号)と、BUへの電流方向制御(Switch Control)信号を BMU に与える。BMU は Select 信号が"1"でなければアクセスされないように設計されている。



①Write Data ②Read Data from BU ③Read Data from CU

**Fig.5** The Control Unit (CU) and the Basic Memory Unit (BMU) (— : Mbits Data)

### 2.2.3 多値メモリシステム全体の構成

今回設計するメモリシステムには外部から周期  $T/2$  のクロック信号を与えるものとし、今回の多値メモリシステム全体は Fig.6 のように構成する。

多値メモリシステムには、アドレス ( $n$  ビット)、 $p$  個の  $m$  ビットデータ、クロック (CK)、書き込み指示信号 (WE)、読み出し指示信号 (RD) をインターフェース信号とする。

Fig.6 中 DECD は  $m$  ビットデータのデコーダ、DECA は  $n$  ビット (アドレス) データのデコーダ、ENCD は  $2^m$  ビットデータを入力とするエンコーダである。

この多値メモリシステムは、指定されたアドレスのデータを RD 信号により読み出したり、指定されたアドレスに、指定された  $p$  個の  $m$  ビットデータを WE 信号により書き込んだりする。


記憶されるデータ 1 個は、 $m$  ビットデータ (すなわち  $0 \sim (2^m - 1)$ ) の数値データであり、これが 1 つのメモリスタにその状態として記憶される。

### 2.2.4 BMU,CU の構成および読み出しの制御

以下で BMU および CU を詳しく構成する (Fig.7, Fig.9, Fig.10, Fig.11)。

BMU は、BU と、BU 内のメモリスタの状態を計測する MU (Measure Unit) が主な構成要素である。MU は Fig.7 のようにコンパレータを並べて構成し、BU に短時間  $V_c$  の電圧をかけ、電圧降下後の電圧を測定することによりメモリスタの状態を計測する。

MU 内の閾値電圧  $V_{TH1} \sim V_{THM}$  の設計についてはほ

**Fig.6** Construction of the multivalued memory system

とんど明らかであるから省略する。

CU は、読み出し制御を行う RD-CNT ユニット、書き込み制御を行う WT-CNT ユニット、書き込みデータを記憶する WR-DAT ユニット、読み出しデータを記憶する RD-DAT ユニットが主な構成要素である。WR-DAT ユニットと RD-DAT ユニットは同じ構造の  $2^m$  ビットレジスタである (Fig.10)。

読み出し動作は Fig.8 のタイムチャートで示される。CU 内で、周期  $T/2$  のクロック CK から、周期が  $T$  の 2 相のクロック (CK1, CK2) が生成され (Fig.8, Fig.9)。RD 信号は CK1, CK2 のパルス 2 個ずつ含むように出される。これをメモリシステムを用いる際の RD 信号の仕様とする。RD 信号が出ている間の CK1 が "1" である長さだけ、メモリスタに電圧をかけ、MU (内メモリスタ) の状態のデータを CK1 の立下りで MU 内 FF に測定結果を取り込み、さらに CK2 で CU 内の RD-DAT の FF に読み出しデータを取り込む。例えば Fig.3 ( $M=4$ ) の場合を考えると、メモリスタの状態が、"2" の場合、MU 内 FF の内容は "0011" となる。

それがMU内のEX-OR回路により”0010”となり、CU内RD-DATユニット(Fig.9, Fig.10)内のFFで記憶され、さらにこれがエンコーダを通り、メモリシステム外への読み出しデータ信号になる(Fig.6)。




Fig.7 Construction of MU

データを読み出した後は、メモリスタの状態がわずかに動いているため、CK2でBUへの電流方向を(Switch Control—Fig.9のToBU(SWCont))により逆方向に制御し、同じ時間だけメモリスタに読み出し時とは逆方向に電流を流し、メモリスタの状態補正を行う。




Fig.8 Time chart of data reading

### 2.2.5 WT-CNTユニットの構成と書き込みの制御

CU内のWR-CNTユニットをFig.11のように構成すると、データの書き込みは次のように行われる。CUは、 $2^m$ ビットの書き込みデータとWE信号により動作する。WE信号はRD信号と同じタイミングで




Fig.9 Construction of CU




Fig.10 Construction of WR(RD)-DAT unit

同じ長さだけ出す仕様とする。書き込みの場合も前記の読み出し動作と全く同じ動作によりRD-DATユニットに現在のメモリスタの記憶している内容を取り込む。これにより現在のデータと、書き込みデータの「差」が分り、BU内のメモリスタに、どちらの方向にどれだけの時間電圧( $V_c$ )をかけるべきかが明らかになる。ここでは、 $M=4$ 、メモリスタの内容は”3”、書き込むデータは”1”的場合を例に、その書き込み動作のタイムチャートをFig.12に示す。この場合、WT-CNTユニットに入力される2つの4ビットデータは、それぞれ、”0001”、”0100”となる。

WR-CNTユニットの $2^m(=4)$ 進カウンタが周期Tで、カウントアップされ、現在のデータ、書き込みデータと比較され、メムリスタの状態が1から3に変化するのに必要な時間だけBUに電圧をかけるように制御される。電圧をかける方向はToBU(SWCont)'の信号により正しくなされる。以上が、データの読み出し、書き込みの動作である。読み出しには $(1.5T+\alpha)$ の時間がかかるが、書き込みには $(1.5T+2^mT+\alpha')$ の時

間がかかることになる。なお、ここではWE信号の指示がきてから書き込み動作が終了するまで、“1”をたてて書き込み動作中であることを外部に知らせるWR-BUSY信号を用意した設計になっている。

### 3. 結言および今後の課題

メムリスタを用いて、メムリスタの状態に多値を対応させることにより、一般のデジタルコンピュータシステムのメモリとして組み込みが可能な、多値メモリシステムの構成法を提案した。

多値メモリシステムはやや複雑な構成になるので、動作の正しさをシミュレーション等で検証することが今後の課題としてあげられる。

### 謝 辞

本研究はJSPS科研費23500072基盤Cの助成を受けたものです。

### 文 献

- 1) L.O.Chua, Memristor—the missing circuit element, IEEE Trans. Circuit Theory 18, No. 5, pp.507—519, 1971
- 2) 一ノ瀬智弘, 西内 拓也, メムリスタを用いたメモリの構成とシミュレーションプログラムの作成, 平成 22 年度福島高専電気工学科卒業研究論文, 2011
- 3) 大槻正伸, 渡辺秀行, 國分啓徳, メムリスタを接続して構成される回路の動作の解析について, 福島高専研究紀要第 50 号, pp.43—48, 2009
- 4) 大槻正伸, 國分啓徳, 渡辺秀行, メムリスタを含む電気回路の動作解析アルゴリズムの設計——RLCM 回路の解析——, 福島高専研究紀要第 51 号, pp.13—18, 2010
- 5) 大槻正伸, 一ノ瀬智浩, 西内拓也, メムリスタを用いた不揮発性メモリシステムの構成, 福島高専研究紀要第 52 号, pp.19—24, 2011
- 6) D.B.Strukov, G.S.Snider, D.R.Stewart, R.S.Williams, The missing memristor found, Nature Vol.453, pp.80—83, 2008




Fig.11 Construction of WR-CNT Unit




Fig.12 Time chart of data writing